[新聞] 三星晶圓代工廠最新消息：2nm工藝6月亮

原文標題： 三星晶圓代工廠最新消息：2nm工藝6月亮相 第二代SF3 3nm今年投產 原文連結： https://www.cnbeta.com.tw/articles/tech/1429312.htm 發布時間： 2024年05月01日 20:26 記者署名： ※原文無記載者得留空 原文內容： 作為三星第一季度財報的一部分，該公司概述了其代工部門今年下半年的一些主要計畫。 該公司已確認，它仍將如期實現在今年下半年開始量產採用其 SF3（3 納米級，第二代） 技術的晶片的目標。與此同時，三星晶圓代工廠將於 6 月份正式發佈 SF2（2 納米級） 工藝技術，該技術將提供性能和效率的雙重提升。最後，該公司正在準備將其 4 納米級 技術的變體整合到堆疊 3D 設計中。 SF2 將於六月亮相 三星計畫在 6 月 19 日舉行的 2024 年超大規模積體電路研討會（VLSI Symposium 2024 ）上披露其 SF2 製造技術的關鍵細節。這將是該公司基於全柵極（GAA）多橋溝道場效應 電晶體（MBCFET）的第二個主要工藝節點。與前代產品相比，SF2 將採用"獨特的外延和 整合工藝"，這將使該工藝節點比基於 FinFET 的傳統節點具有更高的性能和更低的漏電 率（儘管三星並未透露與之比較的具體節點）。 https://i.imgur.com/xFl0dYQ.jpg 三星表示，SF2 使 N 型和 P 型窄電晶體的性能分別提高了 29% 和 46% ，使寬電晶體的 性能分別提高了 11% 和 23%。此外，與 FinFET 技術相比，它還將電晶體的全域變化減 少了 26%，並將產品漏電率降低了約 50%。該工藝還通過加強與客戶的設計技術合作最佳 化 (DTCO) 為未來的技術進步奠定了基礎。 在 SF2 的背景下，三星沒有提到的一點是背面電源傳輸，因此至少目前沒有跡象表明三 星將在 SF2 上採用這種下一代電源路由功能。 三星表示，SF2 的設計基礎架構（PDK、EDA 工具和授權 IP）將於 2024 年第二季度完成 。一旦完成，三星的晶片開發合作夥伴就可以開始為這一生產節點設計產品。同時，三星 已經開始與 Arm 合作，針對 SF2 工藝共同最佳化 Arm 的 Cortex 核心。 SF3：2024 年下半年有望實現 作為首家推出基於 GAAFET 節點的工廠，三星一直處於晶片製造的最前沿。但與此同時， 這也意味著他們是第一個遇到並解決如此重大的電晶體設計變更所帶來的不可避免的磨合 問題的工廠。因此，雖然三星的第一代 SF3E 工藝技術已經投產不到兩年時間，但迄今為 止公開披露的採用該工藝製造的晶片都是相對較小的加密貨幣挖礦晶片--這正是在新工藝 節點上表現出色的流水線部件。 有了這些經驗，三星正準備利用 GAAFET 製作更大更好的晶片。作為其財報公告的一部分 ，該公司已確認其去年推出的更新 SF3 節點仍將按計畫於 2024 年下半年投入生產。 https://i.imgur.com/InPhV2H.jpg SF3 從一開始就是一個更加成熟的產品，準備用於製造更大的處理器，包括資料中心產品 。與它的前身 SF4 相比，SF3 承諾在相同功耗和電晶體數量下性能提升 22%，或在相同 頻率和複雜度下功耗降低 34%，邏輯面積減少 21%。總體而言，三星對這項技術寄予厚望 ，因為這一代 3nm 級技術有望與台積電的 N3B 和 N3E 節點相抗衡。 SF4：準備進行 3D 堆疊 最後，三星還在準備將其最終 FinFET 技術節點 SF4 的一個變體用於 3D 晶片堆疊。隨 著電晶體密度的提高不斷放緩，三維晶片堆疊已成為不斷提高整體晶片性能的一種方法， 尤其是在現代多層處理器設計中。 有關該節點的詳細資訊還很有限，但三星似乎正在做出一些改變，以考慮/最佳化在三維 堆疊設計中使用 SF4 晶片的情況，在這種設計中，晶片需要能夠上下層通訊。根據該公 司的第一季度財務報告，三星預計將在本季度（第二季度）完成堆疊晶片 SF4 變體的準 備工作。 心得/評論： 三星第二代3nm計畫在今年下半年投入生產 三星2nm 6月正式發布 目標是在2025量產 之前3nm改名成2nm的假新聞不攻自破 https://www.ptt.cc/bbs/Stock/M.1709785429.A.767.html 另外HBM3E 8H已經開始初步量產 預計最早在第二季度末開始銷售 HBM3E 12H則是計畫於第二季度開始量產 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.166.207.100 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1714725980.A.7F6.html