[討論] driver ic 有非同步設計嗎？

最近面試幾家小driver ic 豬屎屋， 感覺面試的數位主管都對非同步設計不熟， 不是不知道async. FIFO 不會overflow / underflow, 就是不知道同步時即使data是穩定的， 但control signal 仍然要處理， 而且不能一次2-bit或2-bit以上….. 如果driver ic內部需要處理非同步， 真替那兩家公司的未來感到擔憂…… 是那些公司主管的問題？ 還是driver ic真的不需要處理非同步也能賺錢？ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.164.240 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1681954478.A.15B.html