※ 本文轉寄自 ptt.cc, 文章原始頁面
[請益] GG AI RD
//手機排版,請見諒
剛剛才知道,原來GG也有這樣的職缺
https://i.imgur.com/PgItS8k.jpg
兩年前剛畢業在面試階段稍微了解過AI工程師及數位IC工程師的行情
//不含一線IC及外商,小妹非四大中字碩,履歷應該在垃圾桶
==========
//以下的AI IC主要指用在手機的
當時找AI IC RD的公司真的很少,幾乎都是公司或獵頭直接聯繫面試,因為選擇不多,所
以都看看行情
剛碩畢的AI軟體
-會ML基本技術=會CNN,RNN,active func
-會用matlab,python,Tensorflow
-會看論文再運用,不含自己開發新訓練公式
月薪落在60~65k
剛碩畢的數位IC
-RTL
-會cadence/synopsys Tool
-會Altera/Xilinx FPGA
-不會STA,power 之類的分析
月薪落在50~60k
第一份工作在新創做AI IC,月薪S,年薪R
兩年後了解自己欠缺的,轉回學IC整合,月薪1.3S,年薪1.6R
--------
我才發現AI IC RD是個悲催的存在
--------
在我兩年前以及今年看工作,一直有個疑惑
//小妹資歷淺,說錯請鞭小力點QQ
以我知道的數位IC RD,大概分為做IP跟整合的
-傳輸介面相關的通常整合包,常與系統驗證搭檔,有時自己要驗證,所以也要會用示波
器或焊電路
-演算法相關的通常IP包,常與系統軟體開發搭檔,比較衰的要自己看演算法技術再做IP
,所以也要會C code
-------
做AI IC就是一個很怪的存在(也可能是我的工作很奇怪?)
[從AI]
學過軟體的人知道,軟體基本上沒有太嚴謹的資源限制,沒有時間概念,大多也不需要知
道mem的空間限制(by 同事)
與一般IP或演算法不同,AI需要大量的運算空間,每個feature map之間都是有關聯的,
一層的運算很難分割在不同的時脈運送,每個時脈,資料流及控制訊號都是要經過設計的
,軟體的時間沒有自帶時脈功能
簡單來說:一個專精AI的工程師是無法設計出一個AI IC IP的
[從數位IC]
數位IC RD鳥事一堆,應該沒人想再去學AI甚至設計架構吧
在我第一份工作,聽資深同事說,正常應該要有個AI架構工程師,要會AI及數位
但在我面試及工作後明白,沒有系統架構工程師想淌這渾水,AI軟體工程師無法做硬體,
資深的數位IC沒了熱情,最後剩下近年學AI畢業的現成數位IC RD
---------
再來是我很不解也不滿的地方
---------
碩畢那年的行情
軟體RD<數位IC RD<AI IC RD <<AI sw RD
在面試的時候AI IC只有一間公司同時找了AI及數位來跟我面談,其餘的只有AI或數位方
面,這樣公司到底要怎麼知道面試者懂不懂AI硬體?!
AI IC一般是掛數位IC工程師,因為職稱關係,後來談工作AI部分貢獻會被省略@@
在跟AI sw合作,會因為AI IC是掛數位IC當你不懂而忽視意見,在AI sw不當回事
在跟數位同事討論,因為大家習慣看spec做事,所以AI部分等於無法進行
最後為了生spec,變成AI IC要自己設計硬體架構 = 包下兩邊工作。
做AI IC令我難過的是
明明就是懂更多的數位IC應該更有價值
卻搞得像德魯伊一樣的複合職業
要你坦又要你奶(嘆
回歸正題
所以GG 這份職缺,有種就給45K,看你們能找到什麼好AI硬體RD!
有面試的版友可以求透露一下嗎?!
我想去探聽行情了...
//我知道GG是45k, 三年保32月,有說想去探行情(面試),希望看的出來有意願去GG,但G
G狀況大家都知道,要談到超過現職薪水以及習慣GG文化,需要很努力啊QQ
---------
我是驕傲的豬屎窩花瓶
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.136.16.19 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1601528113.A.E57.html
推
→
噓
→
噓
推
→
→
噓
推
→
→
→
推
→
噓
推
→
→
→
推
推
噓
推
→
噓
→
→
推
推
噓
→
→
噓